| ▲ 지능전자컴퓨터공학과 이혜린 석사과정생 |
[뉴스스텝] 전남대학교(총장 이근배) 지능전자컴퓨터공학과 연구팀이 세계 최초로 인공지능(AI) 기반 통계적 최적화 기법을 적용한 DRAM 코어 회로 자동화 설계 플로우워크를 제안해 학계와 산업계의 주목을 받고 있다.
이번 연구에는 전남대 지능전자컴퓨터공학과 석사과정 이혜린 학생(제1저자, 지도교수 이명진)이 참여했다.
연구팀은 반도체 공정 미세화로 인해 DRAM 센스 앰프(sense amplifier)에서 발생하는 임계전압 불일치와 오프셋 문제를 AI 알고리즘을 통해 해결하는 새로운 설계 접근법을 제시했다. 특히 단계적 모델링을 기반으로 한 3-Stage UQ(Uncertainty Quantification) 알고리즘을 개발해, 기존 몬테카를로(Monte Carlo) 방식 대비 시뮬레이션 시간을 수천 배 이상 단축하면서도 높은 예측 정확도를 유지하는 성과를 입증했다.
이 연구는 단순한 회로 성능 향상을 넘어, 제조 공정 변동성을 반영한 DRAM 코어 회로 설계 자동화의 신뢰성 확보라는 새로운 패러다임을 열었다는 점에서 의의가 크다. 또한 차세대 메모리 설계 전반에 적용 가능한 보편적 설계 자동화 방법론으로 확장될 수 있어, 메모리 반도체 산업 경쟁력 제고에 기여할 것으로 기대된다.
이명진 교수는 “이번 성과는 AI가 반도체 회로 설계 자동화의 중심 축으로 자리 잡을 수 있음을 보여준 사례”라며, “DRAM 코어 회로 설계 최적화의 새로운 이정표가 될 것”이라고 강조했다. 아울러 이번 논문은 이명진 교수가 창업한 반도체 설계 자동화 플랫폼 개발 기업 앰아이셈(주)의 핵심 기술로서도 활용될 예정이다.
이번 연구는 과학기술정보통신부·정보통신기획평가원(IITP)의 ‘학·석사연계 ICT 핵심인재양성사업’, 전남대학교 ‘지역혁신중심 대학지원체계(RISE) 사업’, 교육부의 ‘글로컬랩 사업’의 지원으로 수행됐다.
한편, 본 연구 성과는 세계적 권위 학술지 IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems 2025년 10월호에 게재될 예정이다.
*논문제목: H. Lee et al., "Machine Learning–based Uncertainty Quantification and Design Optimization for offset compensation Sense Amplifiers in DRAMs," in IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, doi: 10.1109/TCAD.2025.3603112.
[저작권자ⓒ 뉴스스텝. 무단전재-재배포 금지]
